| 1. 특허명칭 | 이차전지의 셀 스택 적층 장치 및 방법 |
| 2. 특허 주요내용 | 분리막의 양측에 복수의 전극판(음극판 및 양극판)을 상하로 배열한 다음 복수의 음극판과 양극판을 동시에 분리막 쪽으로 밀어서 음극판과 분리막과 양극판을 정해진 순서대로 적층하여 셀 스택(cell stack)을 제조할 수 있는 이차전지의 셀 스택 적층 장치 및 방법 |
| 3. 특허권자 | (주)디에이테크놀로지 |
| 4. 특허취득일자 | 2020-12-14 |
| 5. 특허 활용계획 | 분리막을 지그재그 형태로 접으면서 양극판과 음극판을 교대로 적층할 때 양극판과 음극판으로 직접 분리막을 밀어서 지그재그 형태로 접으면서 적층을 하며, 분리막의 양측에 배열되는 양극판과 음극판의 간격과, 분리막의 하단을 상측으로 상승시키는 속도를 적절히 제어하여 적층 과정에서 분리막에 스크래치가 발생하는 것을 방지할 수 있다. 간단한 구성으로 셀 스택을 불량없이 적층할 수 있으며, 적층 속도도 기존보다 향상시킬 수 있을 것으로 기대된다. |
| 6. 확인일자 | 2020-12-14 |
| 7. 기타 투자판단에 참고할 사항 | - 상기 특허는 국내 특허입니다. (출원번호:10-2019-0034002 호) - 상기 특허취득일자는 특허등록료 납부일입니다. |